Skip to content

Grupa MikrOELEKTRONIKI I PROJEKTOWANIA UKŁADÓW SCALONYCH

Grupa Mikroelektroniki w Katedrze Metrologii i Elektroniki AGH prowadzona przez prof. Pawła Grybosia powstała w 2007 roku i wysyła do produkcji kilka specjalizowanych układów scalonych rocznie. Członkowie grupy mają ponad 15-letnie doświadczenie w projektowaniu układów scalonych i wiele układów scalonych zaprojektowanych z ich udziałem znalazło zastosowania w nowoczesnych eksperymentach naukowych (LHC w CERN, INFN, laboratoria neurobiologiczne w USA i inne) oraz aplikacjach komercyjnych (Europa, Japonia). Aktywność badawcza grupy koncentruje się głównie na rozwoju wielokanałowych układów odczytowych dla neurobiologii, obrazowania z wykorzystaniem promieniowania X, aplikacji fizyki wysokich energii, a w ostatnich dwóch latach również projektach RF.

Ważne daty:

– w 2008 roku nasza grupa dołączyła do Cadence Academic Network, link

– w 2013 roku grupa zainicjowała założenie IEEE Solid State-Circuit Chapter Poland, link

– w 2014 roku grupa zainicjowała i od tego czasu prowadzi na WEAIiIB AGH kierunek Mikroelektronika w Technice i Medycynie, dedykowany do kształcenia studentów w zakresie projektowania specjalizowanych układów scalonych, link

Członkowie grupy

– prof. dr hab. inż. Paweł Gryboś
– dr hab. inż. Robert Szczygieł
– dr inż. Piotr Kaczmarczyk
– mgr inż. Łukasz Kadłubowski
– dr hab. inż. Krzysztof Kasiński
– dr hab. inż. Rafał Kłeczek
– dr hab. inż Piotr Kmon
– mgr inż Filip Księżyc
– dr inż . Aleksandra Krzyżanowskaj
– dr hab. inż. Marek Miśkowicz
– dr hab. inż. Piotr Otfinowski
– prof. dr inż. Bogdan Staszewski
 dr inż. Paweł Skrzypiec
 mgr inż. Mateusz Wygrzywalski
– dr inż. Weronika Zubrzycka-Singh
– dr hab. inż. Mirosław Żołądź

Profesorowie zaproszeni:
– prof. dr hab. inż. Grzegorz Deptuch

 

Badania naukowe

Aktywność badawcza grupy koncentruje się głównie na rozwoju wielokanałowych układów odczytowych dla neurobiologii, obrazowania z wykorzystaniem promieniowania X, aplikacji fizyki wysokich energii, a w ostatnich dwóch latach również projektach RF. Wspólne cechy projektowanych układów scalonych to:

– wielokanałowa architektura i małe rozrzuty parametrów,

– niski pobór mocy i mała powierzchnia zajmowana na krzemie przez pojedynczy kanał,

– mieszana (analogowo-cyfrowa) architektura z kompresją danych,

– niskie szumy, ograniczenie przesłuchów,

– nowe rozwiązania zużyciem zaawansowanych technologii submikronowych.

 

AKTUALNE BADANIA NAUKOWE:

 

 

Algorytmy cyfrowego przetwarzania danych w systemach detekcji promieniowania X. Projekt NCN, (2020-2022)

Przetwarzanie sygnałów sub-GHz dla półprzewodnikowych detektorów pikselowych, Processing sub-GHz signals for semiconductor pixel detectors, NCN_OPUS V, 2014-2018.

Inteligentny detektor promieniowania z komunikacja międzypikselową oraz pomiarem czasu zachodzenia zdarzeń do implemantacji w technologiach o ekstremalnej gestości upakowania, Intelligent radiation detector with inter-pixel communication and time-of-occurence measurement for implementation in technologies with extreme packing density, NCN OPUS VII, 2015-2018.

Niskoszumowe scalone układy z szybkim interfejsem cyfrowym do obrazowania promieniowania, Low-noise integrated circuits with a fast digital interface for radiation imaging, MNiSW, 2016-2019.

Specjalizowane układy scalone w technologiach nanometrycznych do obrazowania kolorowego pracujące z dużym natężeniem promieniowania X, Application-specific integrated circuits in nanometer technologies for color imaging that work with high X-radiation intensity, NCN OPUS XI, 2017-2020.

Niskomocowe, niskopowierzchniowe bloki wspierające pracę układów analogowych w wielokanałowych nanometrycznych układach scalonych przeznaczonych do eksperymentów biomedycznych, Low-power, low-area blocks supporting the work of analog circuits in multichannel nanometer integrated circuits intended for biomedical experiments, NCN Sonata, 2017-2020.

Projekt STS/MUCH-XYTER. Układy scalone ASIC do odczytu detektorów paskowych (w detektorze STS, Silicon Tracking System) oraz detektorów gazowych (Muon Chamber MUCH) w ośrodku Facility for Antiproton and Ion Research FAIR, Darmstadt, Niemcy.

Kilka projektów dla przemysłu.

 

PROJEKTY ZAKOŃCZONE OD 2007 ROKU:

 

UFXC Ultra szybka kamera promieniowania X z odczytem ciągłym pracująca w trybie zliczania pojedynczych fotonów. Grant NCBiR 2012-2016.

Pomiary amplitudy impulsów dla cyfrowego obrazowania promieniowania X z wykorzystaniem pikselowych układów odczytowych ASIC w nanometrycznych technologiach CMOS, Grant NCN 2011-2014.

Niskoszumne scalone układy elektroniki odczytu o architekturze pikselowej dla potrzeb rejestracji sygnałów neurobiologicznych, Low noise pixel integrated electronics dedicated to recording neurobiological signals, NCN, 2011-2014.

Niskomocowy przetwornik analogowo-cyfrowy o bardzo małej powierzchni do zastosowań w systemach wielokanałowych, Ultra low-area, low power ADC applicable for multichannel systems, NCN 2012-2013.

Niskomocowe, niskoszumne, szybkie układy kształtowania impulsów CMOS na potrzeby toru elektroniki odczytu front-end półprzewodnikowych detektorów promieniowania X, “Low power, low noise, high speed CMOS readout front-end electronics for semiconductor X-ray detectors”, NCN, 2012-2013.

System do bezprzewodowego monitorowania wewnętrznej aktywności mózgu z wykorzystaniem specjalizowanych wielokanałowych układów scalonych, System for wireless monitoring of internal brain activity using specialized multi-channel integrated circuits, NCN, 2010-2013./li>

Wielokanałowe scalone układy do równoczesnego pomiaru czasu interakcji i zdeponowanego ładunku dla potrzeb detektorów promieniowania o dużej pojemności zapewniające liniową charakterystykę przetwarzania (Multichannel integrated circuits for simultaneous measurement of interaction time and deposited charge for large capacitance radiation detectors providing linear transfer characteristic), NCN, Nr rej: 2011/03/N/ST7/01815, realizacja w latach 2012-2015,

Scalone układy elektroniki odczytu dla matryc detektorów półprzewodnikowych o dużej liczbie atomowej Z (Integrated readout electronics for matrix of semiconductor detectors with a large atomic number), MNiSW, Resarch project no. N N505 465838 , 2010 – 2011,

AIDA (Advanced European Infrastructures for Detectors at Accelerators) Project is coordinated by the RECFA Coordination Group for Detector R&D in FP7 programs and responds to the FP7-INFRASTRUCTURES-2010-1 call from the European Commission. 2011 – 2014.

Wielokanałowy interfejs do pomiarów i stymulacji sieci neuronowych z wykorzystaniem specjalizowanych układów scalonych, Multichannel interface for measurement and stimulation of live neural networks using application specific integrated circuits, MNiSW, Research Project no. R 01 0011 04,

Wielokanałowe mieszane układy scalone typu 3D w technologiach submikronowych do odczytu dwuwymiarowych detektorów półprzewodnikowych, Multichannel mixed-mode integrated circuits in 3D submicron technologies for readout of two-dimensional semiconductor detectors , MNiSW, Resarch project no. N N515 243037, 2009 – 2011,

Charge sensitive amplifiers in submicron technology for use in pixel architectures for digital imaging (Wzmacniacze ładunkowe w technologiach submikronowych do zastosowań w architekturach pikselowych dla potrzeb obrazowania cyfrowego), MNiSW, Resarch project no. N N515 262235, 2007 – 2010,

Multichannel interface for measurement and stimulation of live neural networks using application specific integrated circuits (Wielokanałowy interfejs do pomiarów i stymulacji żywych sieci neuronowych z wykorzystaniem specjalizowanych układów scalonych), MNiSW, Research Project no. R 01 0011 04,

Wielokanałowe mieszane układy scalone typu 3D w technologiach submikronowych do odczytu dwuwymiarowych detektorów półprzewodnikowych (Multichannel mixed-mode integrated circuits in 3D submicron technologies for readout of two-dimensional semiconductor detectors), MNiSW, Resarch project no. N N515 243037, 2009 – 2011,

Design of multichannel fast readout ASIC for silicon pixel detectors, Rigaku Corporation, 3-9-12 Matsubara-cho, Akishima-shi, Tokyo, Japan

Design of 64-channel fast readout ASIC for silicon strip detector. Rigaku Corporation, 3-9-12 Matsubara-cho, Akishima-shi, Tokyo, Japan

Digital techniques for medical X-ray imaging. MAGIC TRADING CORPORATION, a. s.Kuzmányho 940/11, 031 01 Liptovský Mikuláš, Slovakia

Development of Time-Over-Threshold front-end test ASIC for silicon strip detector readout. Gesellschaft für Schwerionenforschung mbH Planckstr. 1, 64291 Darmstadt, Germany

Układy scalone

Aktywność badawcza grupy ASIC koncentruje się na głównie na rozwoju wielokanałowych układów odczytowych dla neurobiologii, obrazowania z wykorzystaniem promieniowania X, aplikacji fizyki wysokich energii, a w ostatnich dwóch latach również projektach RF. Poniżej zamieszczono ofertę technologiczną układów scalonych zaprojektowanych i wykonanych przez członków grupy ASICS.

ZREALIZOWANE PROJEKTY UKŁADÓW SCALONYCH:
ChaSE Jr

ChaSE Jr

Technologia:CMOS 40 nm
Powierzchnia:2.0 mm x 4.5 mm
Rok:2016
Miejsce:DME, AGH UST, Cracow
Opis: 
STS/MUCH-XYTER2

STS/MUCH-XYTER2

Technologia:  UMC 180 nm CMOS MM/RF
Powierzchnia:  10 x 6.75 mm2
Rok:  2016
Miejsce:  DME, AGH UST, Cracow
Opis:  A prototype 128-channel charge and amplitude measurement ASIC for the Silicon Tracking System and Muon Chamber detectors in the Compressed Baryonic Matter (CBM) experiment at FAIR, Germany.
DSToTIC2

DSToTIC2

Technologia:  CMOS UMC 180 nm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2014
Miejsce:  DME, AGH UST, Cracow
Opis:  8-channel dual-stage processing stage for silicon strip detectors with two-stage reset and on-chip reference DACs
N100

N100

Technologia:  CMOS UMC 180 nm
Powierzchnia:  5 x 5 mm2
Rok:  2014
Miejsce:  DME, AGH UST, Cracow
Opis:  100-channel chip for stimulation, recording and neural spike detection
UFCXv2

UFCXv2

Technologia:  CMOS TSMC 130 nm
Powierzchnia:  10 x 20 mm2
Rok:  2014
Miejsce:  DME, AGH UST, Cracow
Opis:  Final chip
PIX40v2

PIX40v2

Technologia:  CMOS TSMC 40 nm
Powierzchnia:  2.5 x 4 mm2
Rok:  2014
Miejsce:  DME, AGH UST, Cracow
Opis:  Pixel matrix for X-ray detection with corrected C8P1 algorithm and low noise performance
UFCXv1

UFCXv1

Technologia:  CMOS TSMC 130 nm
Powierzchnia:  10 x 15 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  Pixel prototype chip (NCRD project)
Pixel prototype 40 nm

Pixel prototype 40 nm

Technologia:  CMOS TSMC 40 nm
Powierzchnia:  2.5 x 4 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  Pixel matrix for X-ray detection, C8P1 algorithm, Flash ADC
NSoCMZ1

NSoCMZ1

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  5.0 x 5.0 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  System On Chip for multichannel wireless neural signal recording
DSToTIC

DSToTIC

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  8-channel prototype dual stage processing stage for silicon strip detectors
ARF_ADC

ARF_ADC

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  4-bit flash ADC for pixel systems, 6-bit flash ADC with comparator redundancy
AFE8

AFE8

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  8 channel analog front-end readout chip dedicated for double-sided silicon microstrip sensors
NRSD8

NRSD8

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2013
Miejsce:  DME, AGH UST, Cracow
Opis:  8-channel chip for recording and neural spike detection
STSXYTER

STSXYTER

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  10 x 6.5 mm2
Rok:  2012
Miejsce:  DMI, AGH UST Cracow, ZITI Heidelberg
Opis:  128-channel time and amplitude digitalization chip for SSD with CBMnet interface
NeuroRf2

NeuroRf2

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2012
Miejsce:  DMI, AGH UST, Cracow
Opis:  2 versions of Rf transmiter and adc converter for SoC for multichannel neural signal activity monitoring
NeuAng01

NeuAng01

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2012
Miejsce:  DMI, AGH UST, Cracow
Opis:  8 signal conditioning channels for SoC for multichannel neural signal activity monitoring
NeuDig02

NeuDig02

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2012
Miejsce:  DMI, AGH UST, Cracow
Opis:  4 versions of rectifiers, LDO, bandgap, RAM memory & 4GHz RF transmiter for SoC for multichannel neural signal activity monitoring
Publikacje:  [128]
NrsRf

NrsRf

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  5 x 5 mm2
Rok:  2011
Miejsce:  DMI, AGH UST, Cracow
Opis:  64 channel wireless SoC for multichannel neural signal activity monitoring with stimulation and artifact reductions circuits
NeuDig01

NeuDig01

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2011
Miejsce:  DMI, AGH UST, Cracow
Opis:  controll circuit and adc converter for SoC for multichannel neural signal activity monitoring
Publikacje:  [163]
NR8

NR8

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2011
Miejsce:  DMI, AGH UST, Cracow
Opis:  8-channel chip for recording biomedical signals
Publikacje:  [83]
FSDR16

FSDR16

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2011
Miejsce:  DMI, AGH UST, Cracow
Opis:  16-channel front-end with 5th order complex shaping amplifier
Publikacje:  [153] [156]
NRS64

NRS64

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  5 x 5 mm2
Rok:  2010
Miejsce:  DMI, AGH UST, Cracow
Opis:  64 signal conditioning channels for multichannel neural signal activity monitoring with stimulation and artifact reductions circuits
Publikacje:  [151] [142] [166]
VIPIC - in collaboration with Fermilab

VIPIC – in collaboration with Fermilab

Technologia:  3D Tezzaron, CMOS CHRT 0.35 μm
Powierzchnia:  5.5 x 6,3 mm2 x 2
Rok:  2010 – in production
Miejsce:  DMI, AGH UST, Cracow and FermiLab USA
Opis:  3D ASIC -Vertically Integrated Pixel Imaging Chip
Publikacje:  [186]
TOT_02

TOT_02

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  3 x 4,35 mm2
Rok:  2010 – in production
Miejsce:  DMI, AGH UST, Cracow
Opis:  16-channel front-end with ToT & digital part for SSD
Publikacje:  [161]
SXD2

SXD2

Technologia:  CMOS austriamicrosystem 0.35 μm
Powierzchnia:  3 x 4,35 mm2
Rok:  2010
Miejsce:  DMI, AGH UST, Cracow
Opis:  32-channel photon counting chip for CdTe detector
RF2

RF2

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  0,75 x 1,5 mm2
Rok:  2010
Miejsce:  DMI, AGH UST, Cracow
Opis:  prototype low-power RF transmitter
ADC_10B

ADC_10B

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  0,75 x 1,5 mm2
Rok:  2010
Miejsce:  DMI, AGH UST, Cracow
Opis:  10-bit ADC
Publikacje:  [150] [152]
FPDR90

FPDR90

Technologia:  CMOS TSMC 90nm
Powierzchnia:  4 x 4 mm2
Rok:  2010
Miejsce:  DMI, AGH UST, Cracow
Opis:  Prototype of fast readout for silicon pixel detector, matrix 40 x 32 pixel of 100 x 100 μm2 pixel size
Publikacje:  [139] [187] [189]
NRTs

NRTs

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1.5 x 1.5 mm2
Rok:  2009
Miejsce:  DMI, AGH UST, Cracow
Opis:  4 versions of Rf transmiter for SoC for multichannel neural signal activity monitoring
RF_MZ

RF_MZ

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  1,5 x 1,5 mm2
Rok:  2009
Miejsce:  DMI, AGH UST, Cracow
Opis:  2 prototype low-power RF transmitters
TOT_01

TOT_01

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  3 x 1,5 mm2
Rok:  2009
Miejsce:  DMI, AGH UST, Cracow
Opis:  31-channel front-end with ToT for SSD
Publikacje:  [140] [198]
PX90

PX90

Technologia:  CMOS TSMC 90nm
Powierzchnia:  4 x 4 mm2
Rok:  2009
Miejsce:  DMI, AGH UST, Cracow
Opis:  First prototype of readout for silicon pixel detector, matrix 40 x 32 pixel of 100 x 100 μm2 pixel size
Publikacje:  [179] [182] [204]
SXD64

SXD64

Technologia:  CMOS austriamicrosystem 0.35 μm
Powierzchnia:  4.8 x 5 mm2
Rok:  2009
Miejsce:  DMI, AGH UST, Cracow
Opis:  64-channel photon counting chip for CdTe detector
Publikacje:  [159] [162] [200] [205]
NEURO_B

NEURO_B

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  2.5 x 5 mm2
Rok:  2008
Miejsce:  DMI, AGH UST, Cracow
Opis:  64-channel readout ASIC for neurobiology experiments, architecture B
Publikacje:  [180] [185] [199] [202]
NEURO_A

NEURO_A

Technologia:  CMOS UMC 0.18 μm
Powierzchnia:  2.5 x 5 mm2
Rok:  2008
Miejsce:  DMI, AGH UST, Cracow
Opis:  64-channel readout ASIC for neurobiology experiments, architecture A
Publikacje:  [143] [180] [183] [185] [199] [202]
RG64

RG64

Technologia:  CMOS austriamicrosystem 0.35 μm
Powierzchnia:  3.9 x 5 mm2
Rok:  2007
Miejsce:  DMI, AGH UST, Cracow
Opis:  64-channel fast single photon counting chip for Si strip detector
Publikacje:  [194] [195] [220]
FX24

FX24

Technologia:  CMOS austriamicrosystem 0.35 μm
Powierzchnia:  3.6 x 2.5 mm2
Rok:  2005-2006
Miejsce:  DNE, AGH UST, Cracow
Opis:  24- channels of fast frond-end electronics with new PZC circuit, fast shaper and two discriminators per channel, internal correction circuit. Control logic, counters, RAM, LVDS, testing circuits.
Publikacje:  [209]
DEDIX

DEDIX

Technologia:  CMOS austriamicrosystem 0.35 μm
Powierzchnia:  3.9 x 5 mm2
Rok:  2005-2006
Miejsce:  DNE, AGH UST, Cracow
Opis:  64- channels of fast frond-end electronics with PZC circuit, shaper, two discriminators per channel, internal correction circuit. Control logic, counters, RAM, LVDS, testing circuits.
Publikacje:  [229] [255] [258] [262]
NEUROPLAT

NEUROPLAT

Technologia:  CMOS Alcatel-Mietec 0.5 μm
Powierzchnia:  2.9 x 6.5 mm2
Rok:  2003-2004
Miejsce:  DNE, AGH UST, Cracow
Opis:  64-channels with AC-coupling at the input, low noise preamplifier, new concept of pass-band filters, analog multiplexer, control block, shift registers and LVDS, DACs
Publikacje:  [257] [286] [289]
DTMROC

DTMROC

Technologia:  CMOS 0.25 μm
Powierzchnia:  26 mm2
Rok:  2000-2003
Miejsce:  ATLAS Collaboration, CERN, Geneve
Opis:  16-channel ASIC for TRT detector, each channel includes: TDC with 3ns resolution, digital memory, command decoder, DACs, temperature sensor
Publikacje:  [230] [283] [320] [327]
RX64DTHv1 and RX64DTHv2

RX64DTHv1 and RX64DTHv2

Technologia:  CMOS austriamicrosystem 0.8 μm
Powierzchnia:  3.7 x 6.5 mm2
Rok:  2000-2002
Miejsce:  DNE, AGH UST, Cracow
Opis:  64-channel of low noise charge sensitive amplifier with shaper and two discriminators per channel. Pseudo-random counters, control logic, DACs, internal testing circuits.
Publikacje:  [267] [268] [276] [287] [290] [291] [292] [294]
BUSTUS

BUSTUS

Technologia:  CMOS Alcatec-Mietec 0.7 μm
Powierzchnia:  3.8 x 1.6 mm2
Rok:  2001-2002
Miejsce:  DNE, AGH UST, Cracow
Opis:  Testing chip with low noise amplifiers with new concept of the filters
Publikacje:  [279] [307] [319]
ABCD (several versions)

ABCD (several versions)

Technologia:  BiCMOS 0.8 μm
Powierzchnia:  51 mm2
Rok:  1998-2002
Miejsce:  ATLAS Collaboration, CERN, Geneve
Opis:  128-channels readout for SSD working in SCT ATLAS detector
Publikacje:  [254] [264] [265] [265] [269] [282] [347] [347] [348] [354]
NEURO64 (Neurochip)

NEURO64 (Neurochip)

Technologia:  CMOS Alcatel-Mietec 0.7 μm
Powierzchnia:  4 x 6.5 mm2
Rok:  1999-2001
Miejsce:  DNE, AGH UST, Cracow
Opis:  64-channels of low noise preamplifier with very low frequency AC coupling circuits, pass-band filters, analog multiplexer, control block, shift registers and LVDS
Publikacje:  [266] [280] [293] [296] [308] [310] [311] [312] [325]
RX64

RX64

Technologia:  CMOS austriamicrosystem 0.8 μm
Powierzchnia:  3.7 x 6.5 mm2
Rok:  1999-2000
Miejsce:  DNE, AGH UST, Cracow
Opis:  64-channel of low noise charge sensitive amplifier with shaper and discriminator. Pseudo-random counters, control logic, DACs
Publikacje:  [275] [284] [285] [288] [297] [298] [299] [300] [301] [304] [306] [309] [314] [315] [316] [318] [321] [322] [328] [330] [338]
XCOUNT32

XCOUNT32

Technologia:  CMOS austriamicrosystem 1.2 μm
Powierzchnia:  1.7 x 3.3 mm2
Rok:  1997-1999
Miejsce:  DNE, AGH UST, Cracow
Opis:  32-channels of counters and RAMs with control logic
Publikacje:  [332]
SCTA (several versions)

SCTA (several versions)

Technologia:  BiCMOS 0.8 μm
Powierzchnia:  9.3 x 6.9 mm2
Rok:  1998-1999
Miejsce:  ATLAS Collaboration, CERN, Geneve
Opis:  128-channel analogue readout for SSD, 40-MHz analogue RAM + multiplexer, control block
Publikacje:  [302] [331] [335] [340] [355] [362]
RX32 and RX32N

RX32 and RX32N

Technologia:  CMOS austriamicrosystem 0.8 μm
Powierzchnia:  1.8 x 3.3 mm2
Rok:  1997-1999
Miejsce:  DNE, AGH UST, Cracow
Opis:  32-channel of low noise charge sensitive amplifier with shaper and discriminator
Publikacje:  [326] [332] [333] [336] [339] [346]
NEURO32

NEURO32

Technologia:  CMOS Mietec 0.7 μm
Powierzchnia:  4.3 x 4.0 mm2
Rok:  1999
Miejsce:  DNE, AGH UST, Cracow
Opis:  32-channels of low noise preamplifier with very low frequency AC coupling circuits, pass-band filters, analog multiplexer and analog multiplexer
Publikacje:  [278] [296] [329] [337]
NEUROCHIP

NEUROCHIP

Technologia:  CMOS Mietec 2.0 μm
Powierzchnia:  2.2 x 4.2 mm2
Rok:  1997-1998
Miejsce:  DNE, AGH UST, Cracow
Opis:  testing chip with low noise preamplifier and low frequency filters
Publikacje:  [353]
SCTB

SCTB

Technologia:  BiCMOS 0.8 μm
Powierzchnia:  6.1 x 5.2 mm2
Rok:  1996-1997
Miejsce:  ATLAS Collaboration, CERN, Geneve
Opis:  128-channel fast binary readout for SSD, digital memmory, mix-mode design
Publikacje:  [334] [343] [350] [362]
NEURO-1

NEURO-1

Technologia:  CMOS Mietec 0.7 μm
Powierzchnia:  3 x 2 mm2
Rok:  1998
Miejsce:  DNE, AGH UST, Cracow
Opis:  Multichannel ASIC for neurobiology experiments
Publikacje:  [345]
XRAY16

XRAY16

Technologia:  CMOS austriamicrosystem 1.8 μm
Powierzchnia:  2.8 x 2 mm2
Rok:  1996-97
Miejsce:  DNE, AGH UST, Cracow
Opis:  16-channel amplifier-shaper-comparator chip
Publikacje:  [356]
APC16

APC16

Technologia:  CMOS austriamicrosystem 1.2 μm
Powierzchnia:  2.8 x 2 mm2
Rok:  1995-1996
Miejsce:  DNE, AGH UST, Cracow
Opis:  16-channel amplifier-comparator chip
Publikacje:  [245] [361]

Lista publikacji

na stronie Biblioteki Głównej AGH – tutaj

xyter

PBS I – Ultra szybka kamera promieniowania X z odczytem ciągłym pracująca w trybie zliczania pojedynczych fotonów.

Celem projektu jest zbudowanie ultra szybkiej kamery promieniowania X pracującej w trybie zliczania pojedynczych fotonów i mogącej selektywnie rejestrować fotony z określonego przedziału energii. W porównaniu do istniejących rozwiązań kamera ta charakteryzować się będzie niewielkim rozmiarem piksela oraz możliwością zliczania ponad kilku milionów fotonów na sekundę przez pojedynczy piksel, przy możliwości ciągłej pracy kamery. Zgodnie z założeniami zbudowana kamera będzie rozwiązaniem modułowym i umożliwi budowane kamer wielkopowierzchniowych.

 

WYKONAWCY PROJEKTU

Projekt realizowany jest w konsorcjum składającym się z:

 1. Akademii Górniczo – Hutniczej w Krakowie będącej Liderem

 2. Creotech Instruments S.A.

 

PUBLIKACJE

  • P. Maj, Silicon strip detectors for X-ray diffraction measurements used in commercial applications, XIII Krajowa Konferencja Elektroniki : Darłowo, 09–13.06.2014 : materiały konferencji, s. 528–533 
  • P. Maj, Obrazy wysokiej jakości dla promieniowania X z wykorzystaniem detektorów pikselowych, XIII Krajowa Konferencja Elektroniki : Darłowo, 09–13.06.2014 : materiały konferencji, s. 523–527. 
  • P. Gryboś, G. Deptuch, P. Kmon, P. Maj, R. Szczygieł, M. Żołądź, Systemy do obrazowania promieniowania X z wykorzystaniem technologii nanometrycznych – referat plenarny, XIII Krajowa Konferencja Elektroniki : Darłowo, 09–13.06.2014 
  • P. Maj, Mismatch effects and their corrections in large area ASIC, DDECS : proceedings of the 2014 IEEE 17th international symposium on Design and Diagnostics of Electronic Circuits & Systems : April 23–25, 2014, Warsaw, Poland, p. 238-241 
  • P. Grybos, Design and testing of integrated circuit of pixel architecture for fast X-ray imaging applications – keynote talk, DDECS : proceedings of the 2014 IEEE 17th international symposium on Design and Diagnostics of Electronic Circuits & Systems : April 23–25, 2014, Warsaw, Poland, p. 11 
  • P. Gryboś, A. Drozd, G. Deptuch, K. Kasiński, R. Kłeczek, P. Kmon, P. Maj, P. Otfinowski, J. Rauza, R. Szczygieł, T. Satława, M. Żołądź, Ultra fast X-ray detection systems in nanometer and 3D technologies – invited talk, Proceedings of the 21st international conference MIXDES 2014: Mixed Design of Integrated Circuits and Systems : Lublin, Poland June 19–21, 2014, p. 38-41. 
  • R. Kłeczek, P. Gryboś, Low voltage area efficient current-mode CMOS bandgap reference in deep submicron technology, Proceedings of the 21st International Conference MIXDES 2014: Mixed Design of Integrated Circuits and Systems : Lublin, Poland June 19–21, 2014, p. 247-251. 
  • A. Drozd, P. Maj, Problemy korekcji w hybrydowych pikselowych detektorach promieniowania X, Modelowanie i pomiary w medycynie : materiały XIII sympozjum : Krynica Zdrój, 18–22 maja 2014 
  • A. Drozd, P. Maj, Problemy korekcji w hybrydowych pikselowych detektorach promieniowania X, Przegląd Elektrotechniczny, 2014 R. 90 nr 5, s. 86–89. 
  • P. Maj, Fast and precise algorithms for calculating offset correction in single photon counting ASICs built in deep sub-micron technologies. JINST Journal of Instrumentation, 2014 vol. 6 p. 1–8, http://iopscience.iop.org/1748-0221/9/07/C07009 . 
  • P. Maj, P. Grybos, P. Kmon, R. Szczygieł, 23552-channel IC for single photon counting pixel detectors with 75 um pitch, ENC of 89e- rms, 19 e- rms offset spread and 3% rms gain spread, Proceedings of the 40th European Solid-State circuit Conference, September 22-26, 2014 – Venice, Italy, p. 147-150 
  • R. Kłeczek, Filtracja i szybkie kształtowanie sygnału w układach elektroniki front-end w technologiach submikronowych CMOS, Rozprawa doktorska, obroniona z wyróżnieniem na WEAIIB, AGH, czerwiec 2014 
  • P. Maj, T. Taguchi, T. Satława, High intensity irradiation influence on gain, noise and offset uniformity of a pixel detector readout designed in 130nm CMOS, 10th International Conference on Radiation Effects on Semiconductor Materials, Detectors and Devices, 8-10 October, 2014, Italy 
  • P. Maj, R. Szczygiel, P. Grybos, T. Taguchi, Y. Nakaye,   Comparison of the charge sharing effect in two hybrid pixel detectors of different thickness.  Journal of Instrumentation, 2015 vol. 10 p. 1–6, no. C02006, 
  • P. Maj, K. Kasiński, P. Gryboś, R. Szczygieł, A. Kozioł, Single software platform used for high speed data transfer implementation in a 65k pixel camera working in single photon counting mode. Journal of Instrumentation,  2015 vol. 10, p. 1-7,  no. C12025, 
  •  P. Otfinowski, P. Gryboś, Low area 4-bit 5 MS/s flash-type digitizer for hybrid-pixel detectors – design study in 180 nm and 40 nm CMOS.  Nuclear Instruments & Methods in Physics Research. Section A, Accelerators, spectrometers, detectors and associated equipment , 2015 vol. 800, p. 104–110, 
  • K. Kasiński, P. Maj, P. Gryboś, A, Kozioł, Hardware solutions for the 65k pixel X-ray camera module of 75μm pixel size .  Journal of Instrumentation , 2016 vol. 11, p. 1-9,  no. C01060, 
  • P. Kmon, P. Maj, P. Gryboś and R. Szczygieł, Trimming the threshold dispersion below 10 e-rms in a large area readout IC working in a single photon counting mode, Journal of Instrumentation, 2016, vol. 11, C01067, 
  • P. Kmon, R. Szczygiel, P. Maj, P. Grybos, R. Kleczek, High-speed readout solution for single-photon counting ASICs, Journal of Instrumentation , 2016, vol. 11, p. 1-13, C02057, 
  • P. Maj , Rozwój hybrydowych detektorów pikselowych w technologiach nanometrycznych i 3D dla potrzeb detekcji promieniowania X, Rozprawa habilitacyjna z wyróżnieniem na Wydziale Elektrotechniki, Automatyki, Informatyki i Inzynierii Biomedycznej, AGH w Krakowie, wrzesień 2015, doktor habilitowany nauk technicznych w dyscyplinie elektronika 
  • A. Kozioł, Oprogramowanie kontrolera kamery promieniowania X,  2015, Praca magisterska na Wydziale Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej, AGH w Krakowie, wrzesień 2015, magister w dyscyplinie inżynieria biomedyczna 
  • D. Żarnowiecki, Analiza możliwości zastosowania dedykowanych procesorów softwarowych jako sterowników układów kontrolno-odczytowych scalonych wielokanałowych układów do pomiarów potencjałów neuronowych oraz promieniowania rentgenowskiego,  2015, Praca magisterska na Wydziale Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej, AGH w Krakowie, wrzesień 2015, magister w dyscyplinie inżynieria biomedyczna 
  • P. Gryboś, P. Kmon, P. Maj, R. Szczygieł, 32k channels readout IC for single photon counting detectors with 75 μ pitch, ENC of 123 e− rms, 9e− rms offset spread and 2% rms gain spread. Proceedings of  11th annual IEEE Biomedical Circuits and Systems Conference. Atlanta, USA, October 22–24, 2015, p. 612–615, Best Paper Award – 3rd Place Winner
  • M. Żołądź, J. Rauza, K. Kasiński, P. Maj, P. Gryboś, Design of a control system for ultra fast X-ray camera working in a single photon counting mode.  Photonics applications in astronomy, communications, industry, and high-energy physics experiments 2015,  25–31 May, 2015, Wilga, Poland,  Proceedings of SPIE / The International Society for Optical Engineering, vol. 9662, p. 966230-1–966230-12, 
  • P. Maj, A. Krzyżanowska, P. Gryboś, A. Kozioł, Methodology of automation process of wafer tests. Proceedings of  MIXDES 2015 : mixed design of integrated circuits and systems : Toruń, Poland June 25–27, 2015, p. 530–533. 
  • A. Drozd, Fast and precise digital hybrid pixel detectors for X-ray imaging, The 11th International Narotechnology Conference on Communication and Cooperation, May 11-13, 2015, Fukuoka, Japan, poster,  The INC11 Japan Nano Day Best Poster Award 
  • P. Grybos, New Generation of Fast Hybrid Pixel Detectors Operating in Single Photon Counting Mode, Seminar in French Synchrotron National Facility, SOLEIL,  Saint-Aubin, France, 7 December 2015.

NAGRODY I WYRÓŻNIENIA

  • 43. Międzynarodowa Wystawa Wynalazczości Nowoczesnej Techniki i Wyrobów Geneva Inventions – Genewa, Szwajcaria, 15-19 kwietnia, 2015
    P. Gryboś, R. Szczygieł, P Maj, P. Kmon,  Precise and ultra fast integrated circuit for a new generation of pixel digital camera for X-ray radiation, Wynalazek nagrodzony srebrnym medalem 
  • 26. Międzynarodowa Wystawa Wynalazków ITEX, – Kuala Lumpur, Malaysia, 21-23 maja 2015
    P. Gryboś, R. Szczygieł, P Maj, P. Kmon,  Precise and ultra fast integrated circuit for a new generation of pixel digital camera for X-ray radiation, Wynalazek nagrodzony brązowym medalem oraz Honor of Invention presented to Prof. Pawel Grybos in recognition of Inventions and Scientific Achievements 
  • Międzynarodowe Targi Innowacyjności i Wynalazczości 2015 – Macau, Chiny, 3-5 lipca 2015
    P. Gryboś, R. Szczygieł, P Maj, P. Kmon,  Ultra fast integrated circuit for digital noiseless X-ray imaging, Wynalazek nagrodzony srebrnym medalem oraz International Intellectual Property Network Formu Leading Innovation Award 
  • Międzynarodowa Wystawa Wynalazków INST i Targi Technomart – Taipei, Tajwan,  1-3 października 2015,
    P. Gryboś, K. Kasiński, P Maj, R. Szczygieł,  Ultra fast camera for digital noiseless X-ray imaging, Wynalazek nagrodzony brązowym medalem oraz Honor of Invention 
  • 9 Międzynarodowa Wystawa Wynalazków IWIS 2015 – Warszawa, Polska, 12-14 pażdziernika 2015
    P. Gryboś, K. Kasiński, P. Maj,  R. Szczygieł,  Apparaturs for Ultra-Fast X-ray Imaging, Wynalazek nagrodzony złotym medalem 
  • 67 Międzynarodowa Wystawa „Pomysły – Wynalazki – Nowe Produkty – IENA” – Norymberga, Niemcy, 29 października – 1 listopada, 2015
    P. Gryboś, K. Kasiński, P. Maj,  R. Szczygieł,  Apparaturs for Ultra-Fast X-ray Imaging, Wynalazek nagrodzony srebrnym medalem oraz FIRI Diploma for the Best Invention 
  • 11 Międzynarodowe Targi Wynalazczości SIIF – Seul, Korea Południowa,  26 – 29 listopada 2015
    P. Gryboś, K. Kasiński, P. Maj,  R. Szczygieł, P. Kmon,  Modular, Ultra-Fast Camera for Digital X-ray Imaging, Wynalazek nagrodzony srebrnym medalem oraz Thailand Award for the Best International Inventions 
  • 44 Międzynarodowa Wystawa Wynalazczości, Nowoczesnej Techniki i Wyrobów, “Geneva Inventions 2016”, 12-17 kwietnia 2016.
    P. Gryboś, K. Kasiński, P. Maj, R. Szczygieł, P. Kmon, A. Kozioł, Digital Camera for Fast and Precise X-ray Imaging, Wynalazek nagrodzony złotym medalem z wyróżnieniem. 
  • Medal & diploma from Geneva Inventions 2016

 

 

Projekt finansowany jest przez Narodowe Centrum Badań i Rozwoju na podstawie umowy PBS1/A3/12/2012.

Czas realizacji: 1.12.2012 – 30.11.2015.

Pomiary amplitudy impulsów dla cyfrowego obrazowania promieniowania X z wykorzystaniem pikselowych układów odczytowych ASIC w nanometrycznych technologiach CMOS (lata 2011-2014).

Celem projektu są badania nad mieszanymi (analogowo-cyfrowymi) układami scalonymi w technologii CMOS 40 nm o bardzo dużej gęstości upakowania w celu otrzymania nowej jakości w obrazowaniu cyfrowym dla potrzeb promieniowania X, a mianowicie chodzi o uzyskanie tzw. obrazowania kolorowego z wykorzystaniem hydrydowych detektorów pikselowych. W hydrydowych detektorach pikselowych każdy piksel detektora posiada swój niezależnie pracujący piksel elektroniki odczytu. Wymiary takiego piksela są rzędu 100 x 100 µm2, a maksymalny pobór mocy nie może przekraczać kilkudziesięciu µW i elektronika odczytu musi charakteryzować się niskim poziomem szumów (około 100 el. rms). W najlepszych istniejących na świecie rozwiązaniach impulsy na wejściu piksela mogą pojawiać się z częstotliwością sięgającą pojedynczych MHz, a każdy piksel zlicza niezależnie liczbę wpadających fotonów. Autorzy projektu zamierzają rozbudować funkcjonalność każdego piksela odczytowego o możliwość pomiaru energii wpadających do detektora fotonów. Zadania postawione w proponowanym projekcie wymagają rozwiązania kilku kluczowych problemów w mikroelektronice i technice detekcyjnej, a mianowicie:

 

  • eliminacji efektów podziału ładunku, do którego dochodzi w detektorze pikselowym i którego wpływ znacząco redukuje efektywność pomiaru energii fotonów (konieczna jest implementacja w układzie scalonym inteligentnych algorytmów z komunikacją pomiędzy pikselami),
  • wypracowanie rozwiązań pozwalających na pomiar amplitudy impulsów,
  • konieczne są nowe rozwiązania dla wzmacniaczy i filtrów pracujących w obszarze słabej inwersji i z niskim napięciem zasilania, tak aby umożliwić odpowiednio szybkie procesowanie sygnału przy dużym natężeniu promieniowania X,
  • konieczna jest minimalizacja szumów i efektów niedopasowania w blokach analogowych o niewielkiej powierzchni i wykonanych w technologii nanometrycznej,
  • przyjęta architektura odczytu matrycy pikseli musi zapewniać odczyt ciągły z powodu ograniczonych zasobów pamięci w pojedynczym pikselu, jak i dla uzyskania dużej liczby ramek na sekundę.

KIEROWNIK PROJEKTU

Prof. dr hab. inż. Paweł Gryboś

FINANSOWANIE

Narodowe Centrum Nauki – UMO-2011/01/B/ST7/05155

PUBLIKACJE

  • P. Maj, P. Grybos, R. Szczygieł, P. Kmon, R. Kłeczek, A. Drozd, P. Otfinowski, G. Deptuch., Measurements of matching and noise performance of a prototype readout chip in 40 nm CMOS process for hybrid pixel detectors, IEEE Transaction on Nuclear Science, vol. 62, 2015, pp. 359–36, link
  • A. Drozd, R. Szczygieł, P. Maj, T. Satława, P. Gryboś, Design of the low area monotonic trim DAC in 40 nm CMOS technology for pixel readout chips, Journal of Instrumentation, IOPscience, Vol. 9, 2014, pp. 1-7 link
  • G. W. Deptuch, G. Carini, T. Collier, P. Gryboś, P. Kmon, R. Lipton, P. Maj, D. P. Siddons, R. Szczygieł, R. Yarema, Results of tests of three-dimensionally integrated chips bonded to sensors, IEEE Transaction on Nuclear Science, IEEE, Vol. 62, 2015, pp. 349–358 link
  • P. Maj, A. Baumbaugh, G. Deptuch, P. Grybos, R. Szczygiel, Algorithms for minimization of charge sharing effects in a hybrid pixel detector taking into account hardware limitations in deep submicron technology, Journal of Instrumentation, IOPscience, Vol. 7, 2012, pp. 1-7, link
  • G. Deptuch, Monolityczne detektory pikselowe w zastosowaniu do obrazowania niskoenergetycznych fotonów i miękkiego promieniowania X. (monografia habilitacyjna), Wydawnictwa AGH, Kraków, Rozprawy, monografie – 272, 2013, pp. 1-201, Kraków, Polska
  • Maj, P. ; Grybos, P. ; Szczygiel, R. ; Kmon, P. ; Drozd, A. ; Deptuch, G., A pixel readout chip in 40 nm CMOS process for high count rate imaging systems with minimization of charge sharing effects, 2014 IEEE NSS/MIC: Nuclear Science Symposium & Medical Imaging Conference, Seul, Korea, IEEE, October 27 – November 2, 2013, pp. 1-4, link
  • P. Maj, P. Gryboś, R. Szczygieł, T. Sakumura, Y. Tsuji, Y. Nakaye, A fast 300k X-ray camera with an energy window selection and continuous readout mode, 2013 IEEE NSS/MIC: Nuclear Science Symposium & Medical Imaging Conference, Seoul, Korea, IEEE, October 27 – November 2, 2013, pp. 1-4 link
  • P. Maj, FPGA based extension to the multichannel pixel readout ASIC, 2013 IEEE NSS/MIC: Nuclear Science Symposium & Medical Imaging Conference, Seul, Korea, IEEE, October 27 – November 2, 2013, pp. 1-4 link
  • Deptuch, G.W., Carini, G., Collier, T. , Grybos, P. , Kmon, P. , Lipton, R. , Maj, P. , Trimpl, M. , Siddons, D.P. , Szczygiel, R. , Yarema, R. Results of tests of three-dimensionally integrated chips bonded to sensors, 2013 IEEE NSS/MIC: Nuclear Science Symposium & Medical Imaging Conference, Seul, Korea, IEEE, October 27 – November 2, 2013, pp. 1-5 link
  • Otfinowski, P. ; Grybos, P. ; Szczygiel, R. ; Maj, P., ADCs in deep submicron technologies for ASICs of pixel architecture, 17th International Symposium on Design and Diagnostics of Electronic Circuits & Systems, Warsaw, Poland, IEEE, April 23–25, 2014, pp. 278 – 281 link
  • Grybos P, Drozd, A. ; Deptuch, G. ; Kasinski, K. ; Kleczek, R. ; Kmon, P. ; Maj, P. ; Otfmowski, P. ; Rauza, J. ; Szczygiel, R. ; Satlawa, T. ; Zoladz, M., The 21st International Conference Mixed Design of Integrated Circuits & Systems (MIXDES), 2014, Lublin, Poland, IEEE, 19-21 June, 2014, pp. 38-41 link
  • Satlawa, T, Drozd, A., Kmon, P., Design of the ultrafast LVDS I/O interface in 40 nm CMOS process, The 21st International Conference Mixed Design of Integrated Circuits & Systems (MIXDES), 2014, Lublin, Poland, IEEE, 19-21 June, 2014, pp. 200-204 link
  • P. Maj, Testability features of a single photon counting hybrid pixel detector readout circuit with charge sharing elimination Algorithm, 2014 IEEE NSS/MIC: Nuclear Science Symposium & Medical Imaging Conference, Seattle, USA, IEEE, 8-15 November, 2014
  • Maj, P. ; Drozd, A. ; Szczygiel, R. ; Grybos, P., FPGA Simulations of Charge Sharing Effect Compensation Algorithms for Implementation in Deep Sub-Micron Technologies, UKSim 15th International Conference on Computer Modelling and Simulation (UKSim), 2013, IEEE, 10-12 April, 2013, pp. 780-786 link
  • P. Maj, P. Gryboś, P. Kmon, R. Szczygieł, ASICs in nanometer and 3D technologies for readout of hybrid pixel detectors, Electron Technology Conference 2013, SPIE, The International Society for Optical Engineering, 16–20 April, 2013, pp.890204-1–890204-6 link